Beckhoff EtherCAT IP Core for Xilinx FPGAs v3.00k Manual de usuario Pagina 120

  • Descarga
  • Añadir a mis manuales
  • Imprimir
  • Pagina
    / 144
  • Tabla de contenidos
  • MARCADORES
  • Valorado. / 5. Basado en revisión del cliente
Vista de pagina 119
PDI Description
III-108 Slave Controller IP Core for Xilinx FPGAs
SPI_SEL
SPI_CLK
mode 0
SPI_CLK
mode 2
SPI_CLK
mode 3
SPI_CLK
mode 1
SPI_DO (MISO)
late sample, mode 1/3
SPI_DO (MISO)
late sample, mode 0/2
SPI_DO (MISO)
normal sample, mode 1/3
SPI_DO (MISO)
normal sample, mode 0/2
A
12
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
SPI_DI (MOSI)
I0
7
I0
6
I0
5
I0
4
I0
3
I0
2
I0
1
I0
0
I1
7
I1
6
I1
5
I1
4
I1
3
I1
2
I1
1
Status
I0
6
I0
5
I0
4
I0
3
I0
2
I0
1
I0
0
I1
7
I1
6
I1
5
I1
4
I1
3
I1
2
I1
1
I0
7
I0
6
I0
5
I0
4
I0
3
I0
2
I0
1
I0
0
I1
7
I1
6
I1
5
I1
4
I1
3
I1
2
I1
1
I0
7
Status
I0
6
I0
5
I0
4
I0
3
I0
2
I0
1
I1
7
I1
6
I1
5
I1
4
I1
3
I1
2
I1
1
A
12
A
11
A
10
A
9
A
8
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
SPI_DI (MOSI)
t
SEL_to_CLK
t
CLK
t
CLK
t
SEL_to_DO_valid
t
SEL_to_CLK
SPI mode 1/3 SPI mode 0/2
Address/Command Byte 0 Address/Command Byte 1 Data Byte 0
A
15
A
14
A
13
D0
7
D0
6
D0
5
D0
4
D0
3
D0
2
D0
1
D0
0
I2
7
I2
6
I2
5
I2
4
I2
3
I2
2
I2
1
I1
0
I2
7
I2
6
I2
5
I2
4
I2
3
I2
2
I2
1
A
15
A
14
A
13
D0
7
D0
6
D0
5
D0
4
D0
3
D0
2
D0
1
D0
0
Address/Command Byte 2
I2
0
I1
0
I2
7
I2
6
I2
5
I2
4
I2
3
I2
2
I2
1
I1
0
I2
7
I2
6
I2
5
I2
4
I2
3
I2
2
I2
1
I2
0
I2
0
A
12
A
11
I0
7
I0
6
I0
6
I0
7
I0
6
I0
7
Status
I0
6
A
12
A
11
Next access
t
access_delay
t
CLK_to_SEL
t
CLK_to_SEL
t
SEL_to_DO_invalid
C0
2
C0
1
C0
0
C1
2
C1
1
C1
0
res res
C0
2
C0
1
C0
0
C1
2
C1
1
C1
0
res res
I0
0
I1
0
I2
0
I0
7
Status
I0
7
Status
Status
Figure
49: SPI write access (3 byte addressing, 1 byte write data)
Vista de pagina 119
1 2 ... 115 116 117 118 119 120 121 122 123 124 125 ... 143 144

Comentarios a estos manuales

Sin comentarios